Xilinx ISE Design Suite
| 版本 | 14(截至 2014年9月22日) |
| 平台 | Windows, Linux |
| 许可 | 商业 |
| 类别 | 生产力 |
评分:3.9 | 8 票
主要功能
- 用于测试设计响应的激励信号仿真
- 用于降低动态功耗的智能时钟门控
- 用于确保时序可重复性的设计保留
- 用于提升系统灵活性并降低成本的部分重配置
软件概览
Xilinx ISE Design Suite用于设计可定制的集成电路。最值得一提的是,该套件用于设计现场可编程阵列(FPGA),允许设计人员或客户在制造完成后配置电路。ISE Design Suite已停止开发。
ISE Design Suite旨在帮助你综合和分析电子电路设计。这些电路使用一种称为硬件描述语言(HDL)的专用计算机语言编写。借助该套件,你可以查看寄存器传输级图表、执行时序分析,并模拟不同的激励信号来测试设计的响应。
ISE Design Suite提供多个版本,例如Embedded、System和WebPACK。虽然每个版本包含的功能不同,但ISE Design Suite提供了可添加的工具,能够进行灵活配置以提高工作效率。可用工具包括ChipScope工具包和Embedded Development Kit,两者都用于WebPACK版本。ChipScope工具包可快速设置和调试高速FPGA设计中的串行输入/输出通道,而Embedded Development Kit是用于设计嵌入式处理系统的IDE
ISE Design Suite是一款综合工具,可帮助你设计、分析和测试集成电路。它在不同版本中提供一系列强大功能,甚至允许你自定义工具选择。Xilinx ISE Design Suite是设计和测试集成电路的理想选择。
主要文件类型
支持的文件类型
| 扩展名 | 文件类型 |
|---|---|
| .XISE | Xilinx ISE项目文件 |
| .BIT | Xilinx位流文件 |
| .ISC | Xilinx设备配置文件 |
| .ISE | Xilinx ISE项目 |
| .JED | Xilinx JEDEC编程文件 |
| .NGC | Xilinx生成的网表文件 |
| .NGD | Xilinx网表文件 |
| .NPL | Xilinx ISE 5-6项目文件 |
| .XSVF | Xilinx串行向量格式文件 |
其他相关文件类型
| 扩展名 | 文件类型 |
|---|---|
| .BSD | BSDL文件 |
| .BSDL | 边界扫描描述语言文件 |
| .EDN | EDIF实现网表文件 |
| .IPF | iMPACT项目文件 |
| .SVF | 串行向量格式文件 |
| .V | Verilog源代码文件 |
| .VHD | VHDL源文件 |
| .VP | Verilog加密源代码文件 |
更新于 2014年9月22日