Xilinx ISE Design Suite
| Verze | 14(k 22.9.2014) |
| Platformy | Windows, Linux |
| Licence | Komerční |
| Kategorie | Produktivita |
Hlavní funkce
- Simulace podnětů pro testování reakce návrhu
- Inteligentní řízení hodin pro snížení dynamické spotřeby energie
- Zachování návrhu pro opakovatelnost časování
- Částečná rekonfigurace pro lepší flexibilitu systému a snížení nákladů
Přehled softwaru
Xilinx ISE Design Suite se používá k návrhu přizpůsobitelných integrovaných obvodů. Sada se nejčastěji používá k návrhu programovatelného hradlového pole (FPGA), které návrháři nebo zákazníkovi umožňuje nakonfigurovat obvod po výrobě. ISE Design Suite se již nevyvíjí.
ISE Design Suite je vytvořena tak, aby vám umožnila syntetizovat a analyzovat návrhy elektronických obvodů. Obvody se zapisují pomocí specializovaného počítačového jazyka zvaného jazyk pro popis hardwaru (HDL). Pomocí sady můžete prohlížet diagramy na úrovni přenosu mezi registry, provádět časové analýzy a simulovat různé podněty pro testování reakce návrhu.
ISE Design Suite je dostupná v různých edicích, například Embedded, System a WebPACK. Každá edice obsahuje jiné funkce, ale ISE Design Suite nabízí nástroje, které lze přidávat pro flexibilní konfiguraci a zvýšení produktivity. Mezi dostupné nástroje patří sada ChipScope a Embedded Development Kit, přičemž každý z nich je navržen pro použití s edicí WebPACK. Sada ChipScope umožňuje rychlé nastavení a ladění sériových I/O kanálů ve vysokorychlostních návrzích FPGA, zatímco Embedded Development Kit je IDE používané k návrhu vestavěných zpracovatelských systémů.
ISE Design Suite je komplexní nástroj, který umožňuje navrhovat, analyzovat a testovat integrované obvody. Nabízí řadu výkonných funkcí v různých edicích a umožňuje vám dokonce přizpůsobit výběr nástrojů. Xilinx ISE Design Suite je skvělou volbou pro návrh a testování vašich integrovaných obvodů.
Hlavní typ souboru
Podporované typy souborů
| Přípona | Typ souboru |
|---|---|
| .XISE | Soubor projektu Xilinx ISE |
| .BIT | Soubor bitového toku Xilinx |
| .ISC | Konfigurační soubor zařízení Xilinx |
| .ISE | Projekt Xilinx ISE |
| .JED | Programovací soubor Xilinx JEDEC |
| .NGC | Soubor netlistu generovaný systémem Xilinx |
| .NGD | Soubor netlistu Xilinx |
| .NPL | Soubor projektu Xilinx ISE 5–6 |
| .XSVF | Soubor formátu Xilinx Serial Vector Format |
Další související typy souborů
| Přípona | Typ souboru |
|---|---|
| .BSD | Soubor BSDL |
| .BSDL | Soubor jazyka Boundary Scan Description Language |
| .EDN | Soubor implementačního netlistu EDIF |
| .IPF | Projektový soubor iMPACT |
| .SVF | Soubor Serial Vector Format |
| .V | Zdrojový kód Verilog |
| .VHD | Zdrojový soubor VHDL |
| .VP | Soubor šifrovaného zdrojového kódu Verilogu |